

CS485xx 具有±20kV ESD 保护功能的 3.3V 至 5V RS-485 收发器

1. 产品特性

- 满足或超过 TIA/EIA-485A 标准的要求半双工 RS-485 收发器
- 数据速率
 - CS48505x: 500kbps
 - CS48520x: 20Mbps
- 3V 至 5.5V 电源电压
- 5V 供电时驱动器差分输出电压超过 2.1V，兼容 PROFIBUS
- 带有限流驱动器和热关断功能
- 总线 I/O ESD 保护
 - ±20kV HBM ESD
 - ±4kV IEC 61000-4-2 接触放电
- 1/2 单位负载（支持多达 64 个总线节点）
- 开路、短路和空闲总线失效保护
- 扩展工业工作温度范围：-40°C 至 125°C
- 共模电压范围：-7V 至 12V
- 待机电流：<5μA
- 无毛刺上下电
- 支持多种封装：SOIC8, MSOP8 和 DFN8

2. 应用

- 工厂自动化和控制
- 电力测量（智能电表）
- 楼宇自动化
- HVAC 系统
- 视频监控
- 无线基础设施

3. 概述

CS485xx 是一系列抗噪声 RS-485 半双工收发器，能够运用在恶劣的工业、电力环境中。这些器件的总线引脚可耐受高级别的 ESD 事件，保护内部电路不受损害。

该系列器件支持 3V 到 5.5V 的工作电压，可提供小型 SOIC8、MSOP8 和 DFN8 多种封装，适用于空间受限以及长电缆上的多点应用。

这些器件在自然通风环境下的工作温度范围为-40°C 至 125°C。

表 3-1 器件信息

零件号	封装	封装尺寸(标称值)
CS48505S, CS48520S	SOIC8	4.9mm × 3.9mm
CS48505M, CS48520M	MSOP8	3mm × 3mm
CS48505D, CS48520D	DFN8	3mm × 3mm




图 3-1 简化原理图

4. 订购指南

表 4-1 有效订购零件编号

型号	最高速率 (Mbps)	特性	封装
CS48505S	0.5	半双工	SOIC8(S)
CS48520S	20	半双工	SOIC8(S)
CS48505M	0.5	半双工	MSOP8(M)
CS48520M	20	半双工	MSOP8(M)
CS48505D	0.5	半双工	DFN8(D)
CS48520D	20	半双工	DFN8(D)

目录

1. 产品特性.....	1	9. 详细说明.....	14
2. 应用.....	1	9.1. 系统概述.....	14
3. 概述.....	1	9.2. 器件功能模式.....	14
4. 订购指南.....	2	9.2.1. 驱动器.....	14
5. 修订历史.....	3	9.2.2. 接收机.....	15
6. 引脚功能描述.....	4	10. 应用信息.....	16
7. 产品规格.....	5	10.1. 典型应用.....	16
7.1. 绝对最大额定值 ¹	5	10.2. 电源供电推荐.....	16
7.2. ESD 额定值.....	5	11. 封装信息.....	17
7.3. 建议工作条件.....	5	11.1. SOIC8 外形尺寸.....	17
7.4. 热信息.....	5	11.2. MSOP8 外形尺寸.....	18
7.5. 电气特性.....	6	11.3. DFN8 外形尺寸.....	19
7.6. 转换时间特性.....	7	12. 焊接信息.....	20
7.7. 典型特性.....	8	13. 卷带信息.....	21
8. 参数测量信息.....	11	14. 重要声明.....	22

5. 修订历史

修订版本号	修订内容	页码
Version 1.00	NA	NA
Version 1.01	更改总线支持的最大节点数至 64 更改总线输入电流测试条件和最大值, 更改总线输入阻抗最小值	P1 P6
Version 1.02	更新 EFT 项 增加总线 A 和 B 之间差分电压的绝对最大额定值 增加 R _I 总线输入阻抗的备注	P5 P5 P6

6. 引脚功能描述




图 6-1 CS485xx 引脚图：(a) DFN8；(b) MSOP8；(c) SOIC8

表 6-1 CS485xx 引脚功能描述

引脚名称	引脚编号	类型	描述
RO	1	数字输出	接收机数据输出
REB	2	数字输入	接收机使能，低有效，内部电阻上拉
DE	3	数字输入	驱动器使能，高有效，内部电阻下拉
DI	4	数字输入	驱动器数据输入，内部电阻上拉
GND	5	地	地
A	6	总线输出/输入	总线输出/输入端口
B	7	总线输出/输入	总线输出/输入端口
V _{CC}	8	电源	电源
EP	--	--	没有电气连接，使用时接地以获得最佳的散热性能（仅 DFN8 封装有相关引脚）

7. 产品规格

7.1. 绝对最大额定值¹

参数	最小值	最大值	单位
V _{CC} 电源电压 ²	-0.5	7	V
V _{IO} 总线电压 A, B ²	-8	13	V
V _{IO_DIF} 总线电压 A 和 B 之间的电压差	-8	13	V
V _{IO} 逻辑输入电压 DI, DE, REB	-0.3	V _{CC} + 0.3 ³	V
V _{IO} 逻辑输出电压 RO	-0.3	V _{CC} + 0.3 ³	V
T _J 结温		150	°C
T _{STG} 存储温度	-65	150	°C

备注:

1. 等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值，并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下，推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。
2. 除了特殊说明外，所有电压均参照地（GND）且为峰值电压。
3. 最大电压不得超过 7V。

7.2. ESD 额定值

			数值	单位
V _{ESD} 静电放电	人体模型（HBM），根据 ANSI/ESDA/JEDEC JS-001	总线 A, B 到 GND	±20	kV
		其它引脚	±8	
	器件充电模型（CDM），根据 JEDEC 规范 JESD22-C101，所有引脚		±2	
V _{ESD} 静电放电[IEC]	接触放电，根据 IEC 61000-4-2	总线 A, B 到 GND	±4	kV
V _{EFT} 电快速瞬变	根据 IEC 61000-4-4	总线 A, B 到 GND	±4	

7.3. 建议工作条件

参数	最小值	典型值	最大值	单位
V _{CC} 电源电压，参照 GND	3.0	5.0	5.5	V
V _{IN} 总线输入电压	-7		12	V
V _{IH} 高电平输入阈值	2.0		V _{CC}	V
V _{IL} 低电平输入阈值	0		0.8	V
R _L 差分负载电阻	54			Ω
1/t _{UI} 数据速率：CS48505x			0.5	Mbps
1/t _{UI} 数据速率：CS48520x			20	Mbps
T _A 工作环境温度	-40		125	°C
T _J 结温	-40		150	°C

7.4. 热信息

热量参数	SOIC8	MSOP8	DFN8	单位
R _{θJA} 芯片结到环境的热阻	120	160	45	°C/W

7.5. 电气特性

在正常工作温度范围内（除非另有说明）。所有典型值均在 25°C 且电源电压为 $V_{CC} = 5V$ 的情况下进行。

参数		测试条件		最小值	典型值	最大值	单位
驱动器							
V _{OD}	差分输出电压	R _L = 60Ω, -7V ≤ V _{test} ≤ 12V, 见图 8-1		1.5	3.2		V
		R _L = 60Ω, -7V ≤ V _{test} ≤ 12V, 4.5V ≤ V _{CC} ≤ 5.5V, 见图 8-1		2.1	3.2		V
		R _L = 100Ω, C _L = 50pF, 见图 8-2		1.8	3.6		V
		R _L = 54Ω, C _L = 50pF, 见图 8-2		1.5	3.2		V
Δ V _{OD}	差分输出电压变化	R _L = 54Ω 或 100Ω, C _L = 50pF, 见图 8-2		-50		50	mV
V _{OC}	共模输出电压	R _L = 54Ω 或 100Ω, C _L = 50pF, 见图 8-2		1	V _{CC} /2	3.3	V
ΔV _{OC(SS)}	稳态共模输出电压变化			-50		50	mV
V _{OC(PP)}	共模输出电压变化峰峰值				450		mV
I _{OS}	驱动器短路输出电流	DE = V _{CC} , -7V ≤ V _O ≤ 12V, 或 A 和 B 短接			90	150	mA
接收机							
I _I	总线输入电流	DE = 0V, V _{CC} = 0V 或 5.5V	V _I = 12V		70	600	μA
			V _I = -7V	-100	-40		
R _I	总线输入阻抗	V _A = -7V, V _B = 12V ¹ 或 V _A = 12V, V _B = -7V ¹		24			kΩ
V _{TH+}	正向输入阈值电压				-110	-50	mV
V _{TH-}	负向输入阈值电压			-200	-140		mV
V _{HYS} ²	输入迟滞电压				30		mV
V _{OH}	输出高电平	I _{OH} = -4mA		V _{CC} - 0.5	V _{CC} - 0.3		V
V _{OL}	输出低电平	I _{OH} = 4mA			0.2	0.4	V
I _{OZR}	高阻输出电流	REB = V _{CC} , V _O = 0V 或 V _{CC}		-1		1	μA
I _{OSR}	接收机短路输出电流	REB = DE = 0V, 见图 8-3				95	mA
输入逻辑							
I _{IN}	输入电流 (DI, DE, REB)	0V ≤ V _{IN} ≤ V _{CC}		-5		5	μA
供电							
I _{CC}	静态工作电流	驱动器和接收机使能, REB = 0V, DE = V _{CC} , 空载			0.95	1.5	mA
		驱动器使能, 接收机关闭, REB = V _{CC} , DE = V _{CC} , 空载			0.55	1	
		驱动器关闭, 接收机使能, REB = 0V, DE = 0V, 空载			0.7	1.1	
		驱动器关闭, 接收机关闭, REB = V _{CC} , DE = 0V, 空载				5	μA
TSD	热关断温度 热关断迟滞				200 25		°C
备注:							
1. A 和 B 之间电压差绝对值不能超过最大额定值 13V, 测试时, A/B 分别施加单端电压;							
2. 在任何特定条件下, V _{TH+} 至少比 V _{TH-} 高一个 V _{HYS} 。							

7.6. 转换时间特性

在正常工作温度范围内（除非另有说明）。所有典型值均在 25°C 且电源电压为 $V_{CC} = 5V$ 的情况下进行。

参数		测试条件	最小值	典型值	最大值	单位
驱动器						
t _r , t _f	差分输出上升/下降时间	R _L = 54Ω, C _L = 50pF, 见 图 8-4	5	12		ns
t _{PHL} , t _{PLH}	驱动传输延时		5	12		ns
t _{SK(P)}	驱动脉宽失真, t _{PHL} – t _{PLH}			3.5		ns
t _{PHZ} , t _{PLZ}	驱动关断时间	见 图 8-5 和 图 8-6	10	30		ns
t _{PZH} , t _{PZL}	驱动使能时间	REB = 0V, 见 图 8-5 和 图 8-6	10	30		ns
		REB = V _{CC} , 见 图 8-5 和 图 8-6	6	12		μs
接收机						
t _r , t _f	接收输出上升/下降时间	C _L = 15pF ¹ , 见图 8-7	4	8		ns
t _{PHL} , t _{PLH}	接收传输延时		40	80		ns
t _{SK(P)}	接收脉宽失真, t _{PHL} – t _{PLH}			4		ns
t _{PHZ} , t _{PLZ}	接收关断时间	见图 8-8	7	20		ns
t _{PZH(1)} , t _{PZL(1)} , t _{PZH(2)} , t _{PZL(2)}	接收使能时间	DE = V _{CC} , 见图 8-8 和图 8-9	30	70		ns
			DE = 0V, 见图 8-8 和图 8-9	6	12	
备注:						
1. C _L 包括探头和杂散电容。						

7.7. 典型特性

在正常工作温度范围内（除非另有说明）。所有典型值均在 25°C 且电源电压为 $V_{CC} = 5V$ 的情况下进行。




图 7-1 共模 12V 时差分输出电压




图 7-2 共模 -7V 时差分输出电压




图 7-3 54Ω 负载下差分输出电压




图 7-4 100Ω 负载下差分输出电压




图 7-5 54Ω 负载下输出共模电压















图 7-6 100Ω 负载下输出共模电压





8. 参数测量信息




图 8-1 共模负载下驱动器差分输出电压测量




图 8-2 使用 RS-485 负载测量驱动器差分 and 共模输出




图 8-3 测量接收机短路输出电流




图 8-4 测量驱动器差分输出的上升和下降时间以及传播延迟




图 8-5 在有效高电平输出和下拉负载情况下测量驱动器使能和关断时间




图 8-6 在有效低电平输出和上拉负载情况下测量驱动器使能和关断时间




图 8-7 测量接收机输出上升和下降时间以及传播延迟




图 8-8 在驱动器使能情况下测量接收机使能和关断时间




图 8-9 在驱动器禁用情况下测量接收机使能时间

9. 详细说明

9.1. 系统概述

CS485xx 器件是为 RS-485 应用优化的半双工收发器，符合或超过 TIA/EIA-485A 标准的要求，提供 500kbps 和 20Mbps 两种速率选项。器件内部的 ESD 保护电路能够保证在高级别 ESD 事件中收发器不受损坏，适用于恶劣的应用环境。在总线开路、短路或空闲的情况下，接收器输出保持逻辑高电平，而无需外部故障安全偏置电阻。器件内部集成过温保护电路，当芯片结温超过 200°C（典型值）时，驱动器禁用，RO 输出高阻；当芯片结温下降到 175°C（典型值）时，器件重新被使能。器件可在 -40°C 至 125°C 的拓展工业温度范围内正常工作。




图 9-1 简化功能框图

9.2. 器件功能模式

表 9-1 真值表缩略词

字母	描述
H	高电平
L	低电平
X	无关
Z	高阻
?	不确定
Open	开路

9.2.1. 驱动器

表 9-2 CS485xx 驱动器真值表

输入	使能	输出		功能
DI	DE	A	B	
H	H	H	L	有效输出高电平
L	H	L	H	有效输出低电平
X	L	Z	Z	禁用驱动器
X	Open	Z	Z	禁用驱动器（默认状态）
Open	H	H	L	有效输出高电平（默认状态）

当驱动器使能引脚 DE 为逻辑高电平时，驱动器使能，差分输出 A 和 B 跟随驱动器输入 DI 的逻辑状态。DI 的逻辑高电平导致 A 变为高电平，而 B 变为低电平，在这种情况下，定义的差分输出电压 $V_{OD} = V_A - V_B$ 为正；当 DI 为低电平时，输出状态反转：B 变为高电平，A 变为低电平， V_{OD} 为负。

当 DE 为低电平时，无论 DI 是何种逻辑状态，A 和 B 输出均为高阻态。DE 引脚具有内部下拉电阻接地，当 DE 开路时驱动器禁用。

DI 引脚具有内部上拉电阻至 V_{CC} ，当驱动器使能且 DI 悬空时，输出 A 为高电平，B 为低电平。

9.2.2. 接收机

当接收机使能引脚 REB 为逻辑低电平时，接收机使能。当差分输入电压 $V_{ID} = V_A - V_B$ 高于正向输入阈值电压 V_{TH+} 时，接收机输出 RO 变为高电平；当 V_{ID} 低于负向输入阈值电压 V_{TH-} 时，接收机输出 RO 变为低电平。如果 V_{ID} 在 V_{TH+} 和 V_{TH-} 之间，则 RO 输出不确定。

当 REB 为逻辑高电平或悬空时，接收机输出为高阻，此时 V_{ID} 的大小和极性无关紧要。

当收发器与总线断开连接（开路），总线线路彼此短路或总线空闲时，接收机输入的内部偏置会导致输出 RO 变为故障安全高电平，防止进入不定态而造成系统通信错误。

表 9-3 CS485xx 接收机真值表

差分输入	使能	输出	功能
$V_{ID} = V_A - V_B$	REB	RO	
$V_{TH+} < V_{ID}$	L	H	有效输出高电平
$V_{TH-} < V_{ID} < V_{TH+}$	L	?	总线中间态
$V_{ID} < V_{TH-}$	L	L	有效输出低电平
X	H	Z	禁用接收机
X	Open	Z	禁用接收机（默认状态）
总线开路	L	H	故障安全高电平输出
总线短路	L	H	故障安全高电平输出
总线空闲	L	H	故障安全高电平输出

10. 应用信息

10.1. 典型应用

RS-485 总线由并联连接到总线电缆的多个收发器组成。为了消除线路反射，电缆的两个终端各自接一个终端电阻 R_T ，该电阻的值应该与电缆的特性阻抗 Z_0 相匹配。这种并联端接电阻的方法通常可在更长的电缆长度上实现更高的数据传输速率。使用 CS485xx 的典型半双工 RS-485 通信网络如图 10-1 所示。





图 10-1 使用半双工收发器的典型 RS-485 网络结构

10.2. 电源供电推荐


为了保证数据传输和供电的可靠性，推荐在每个收发器的 V_{CC} 引脚尽可能近的地方放置 100nF 到 220nF 的解耦电容。

11. 封装信息


11.1. SOIC8 外形尺寸




TOP VIEW



RECOMMENDED LAND PATTERN



FRONT VIEW




LEFT-SIDE VIEW

备注:


- 图中所有数值除了角度外其余单位为毫米。

图 11-1 SOIC8 封装尺寸图


11.2. MSOP8 外形尺寸



TOP VIEW



SIDE VIEW




SIDE VIEW

备注:

1. 图中所有数值除了角度外其余单位为毫米。

图 11-2 MSOP8 封装尺寸图

11.3. DFN8 外形尺寸



备注：
1. 图中所有数值单位为毫米。

图 11-3 DFN8 封装尺寸图

12. 焊接信息





图 12-1 焊接温度曲线

表 12-1 焊接温度参数


简要说明	无铅焊接
温升速率 ($T_L=217^{\circ}\text{C}$ 至峰值 T_p)	最大 3°C/s
$T_{smin}=150^{\circ}\text{C}$ 到 $T_{smax}=200^{\circ}\text{C}$ 预热时间 t_s	60~120 秒
温度保持 217°C 以上时间 t_L	60~150 秒
峰值温度 T_p	260°C
小于峰值温度 5°C 以内时间 t_p	最长 30 秒
降温速率 (峰值 T_p 至 $T_L=217^{\circ}\text{C}$)	最大 6°C/s
常温 25°C 到峰值温度 T_p 时间	最长 8 分钟

13. 卷带信息

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CS48505S	SOIC8	S	8	2500	330	12.4	6.5	5.4	2.1	8.0	12.0	Q1
CS48520S	SOIC8	S	8	2500	330	12.4	6.5	5.4	2.1	8.0	12.0	Q1
CS48505M	MSOP8	M	8	5000	330	12.6	6.55	5.4	1.9	8.0	12.0	Q1
CS48520M	MSOP8	M	8	5000	330	12.6	6.55	5.4	1.9	8.0	12.0	Q1
CS48505D	DFN8	D	8	3000	330	12.4	3.3	3.3	1.1	8.0	12.0	Q1
CS48520D	DFN8	D	8	3000	330	12.4	3.3	3.3	1.1	8.0	12.0	Q1

14. 重要声明

上述资料仅供参考使用，用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下，保留因技术革新而改变上述资料的权利。

Chipanalog 产品全部经过出厂测试。针对具体的实际应用，客户需负责自行评估，并确定是否适用。Chipanalog 对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。除此之外不得复制或展示所述资源，如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等，Chipanalog 对此概不负责。

商标信息

Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。



<http://www.chipanalog.com>